

00951767 \*\*Image available\*\*

MANUFACTURE OF COMPLEMENTARY TYPE METAL OXIDE SEMICONDUCTOR

PUB. NO.:

**57-102067** [JP 57102067 A]

PUBLISHED:

June 24, 1982 (19820624)

INVENTOR(s): KIMURA MINORU

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

55-178417 [JP 80178417]

FILED:

December 17, 1980 (19801217)

INTL CLASS:

[3] H01L-027/08; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 133, Vol. 06, No. 189, Pg. 84,

September 28, 1982 (19820928)

### **ABSTRACT**

PURPOSE: To prevent the decrease of effective channel length by forming a source region and a drain region so that they are shallow near a channel region and are deep at a section parting from the channel region.

CONSTITUTION: The source and drain regions in an N-MOSFET and a P- MOSFET are shaped shallowly near the channel regions. On the other hand, contact regions 50, 51, 50', 51' having deep diffusion depth, which reach a sapphire substrate 41, are formed under source electrodes 52, 52' and a drain electrode 53. Accordingly, the decrease of the effective channel length is prevented while wiring resistance is minimized and the operating property at high speed of an element is maintained, and leakage currents through a P(sup -) type substrate region are prevented.

?

## (9) 日本国特許庁 (JP)

①特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭57—102067

f)Int. Cl.<sup>3</sup>H 01 L 27/08 29/78

識別記号

庁内整理番号 6426-5F 7377-5F ❸公開 昭和57年(1982)6月24日

発明の数 1 審査請求 未請求

(全10頁)

# **匈相補型MOS半導体装置の製造方法**

②特

超55—178417

29出

願 昭55(1980)12月17日

⑫発 明 者 木村実

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社総合研究所

内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江武彦

外2名

男 赳 智

#### 1. 発明の名称

相補型MOS半導体装置の製造方法

#### 2. 特許請求の範囲

P チャンオルトランジスタ用むよび n チャ ンネルトランジスタ用の活性領域を備えた半 導体基体に表子分離を施す工程と、両括性額 娘のチャンネル領域予定部上にゲート絶縁膜 を介してゲート電極を形成する工程と、一方 の活性領域を扱うレジストパターンを形成し た後、該レジストパターンおよび他方の活性 飯娘上のゲート電極をマスクとして不純物ド - ピングを交互に行なりことにより、ュチャ ンネルトランジスタおよびpチャンネルトラ ンジスタの役いソースおよびドレイン領域を 形成する工程と、全面に層間絶職線を形成す る工程と、nチャンネルトランジスタにおけ るソース領域およびドレイン領域のチャンネ ル領域とは反対側の部分上の層間絶縁膜に選 択的にコンタクトホールを開孔した後、との

層間絶縁膜をマスクとして『型不純物の高機度 トーピングを行なつて、コンタクトホール下に 拡散探度の深いコンタクト倒坡を形成する工程 と、pチャンネルトランジスタにおけるソース 領域およびドレイン銀椒のチャンネル領域とは 反対側の部分上に選択エッチングによりコンタ クトホールを開孔した彼、少なくともカチャン オルトランジスタ部分上に選択エッチングに使 用したレジストパターンを残置した状態でp型 不納物の高級皮ドーピングを行なつてコンタク トホール下に拡散課度の架いコンタクト領域を 形成する工程と、電極材料層を全面に蒸潜した 伎、これをパターンニングすることにより、コ ンタクトホールを介してョチャンネルトランジ スタヤよびpチャンネルトランジスタにおける 前記コンタクト領域とオーミツク接続したソー ス単独およびドレイン単位を形成する工程とを 具飾したことを特徴とする相補型MOS半導体 装置の製造方法。

特開昭57-102067 (2)

- (2) Pチャンネルトランジスタ用およびロチャンネルトランジスタ用の店性領域を偏えた半導体基体として、絶域器板上に半導体層を形成した基体であることを特徴とする特許請求の範囲第(1)項配載の相補超MOS半導体装置の製造方法。
- (3) n チャンネルトランジスタ料および p チャンネル冊トランジスタのドレイン領域に かける拡散発度の深いコンタクト領域が 一部 is なり合つていることを特徴とする特許請求の範囲 第(2) 項記載の私補型 M O S 半導体装置の製造方法。
- (4) 拡散架度の深いコンタクト領域を形成する ための不純物ドービング法として1.オン注入 法を用いたことを特徴とする特許請求の範囲 第(1)項乃至第(3)項の何れか1 規記戦の相補型 M O S 半導体装置の製造方法。

#### 3. 発明の許細な説明

本発明は相補型MOS半導体契償の製造方法で関する。

3

はゲート酸化膜がを介してゲート電極がが形成されている。 なをり型の活性領域とり型の活性領域とり型の活性領域とり型の活性領域との境界には、通常、図示しない案子分離用のフィールド酸化膜が形成されている。

PチャンネルMOSトランジスタ(以下PーMOSFETという) および n チャンネルMOSトランジスタ(以下NーMOSFETという)からたる柏棚型MOSや導体装置(以下CーMOSという)は消貨能力が小さく、またノイズマージンが大きい等の利点を有することからICメモリー等の集散回路として汎く用いられている。

新1図は上記CMOSの1例を示す新面図である。同図において口はn型シリコン基板である。該シリコン 基板1にはp型ウエル領域2が形成されている。このp型ウエル領域の表層はN-MOSFET用の活性領域であり、n<sup>+</sup>型のソース領域3かよびドレイン領域4が形成されている。「FT のが形成されている。「FT のが形成されている。「FT のが形成されている。「FT のが形成されている。「FT のが形成されている。」「FT のが形成されている。」「FT のが形成されている。」「FT のが形成されている。」「FT のが形成されている。」「FT のが形成されている。」「FT のが形成されている。」「FT のが でが形成されている。」「FT のが でが形成されている。」「FT のが でが形成され、そのチャンネル領域上に

4

ヤンホル長の減少を防止するため、第2図に示すように拡散深度の茂いソース領域1、 が、 およびドレイン領域 8、 8'が形成されるようになった。しかし、この場合には当然ながら米子の動作速度を犠牲にせざるを得ず、更に、 サファイア 蓄板上のシリコン層に集子を形成したSOS梆造(Silicon on Sapphire)のC-MOS(以下SOS/C-MOSという)ではそれ以外に次のような問題が生じる。

. SOS/C-MOSでは例えば第3図に示すようにサファイア基板11上に問題をフィールド酸化酸12で絶縁された無状の案子領域にNーMOSFETが形成されている。 同図において、13・1がはソース領域、14・1がはドレイン領域、15・1がはゲート酸化膜、16・1がはゲート電をである。 図示のように、SOS/C-MOSではN-MOSFETとP-MOSFETとは両者のドレイン領域14・1が間のPN接合によつて互いに分離された補遺になつている。 徒つ

特別昭57-102067 (3)

選しないソース領域19,17をよびドレイン領域18,18で形成すると、P-MOSFETのP<sup>+</sup>型ドレイン領域18'とP<sup>-</sup>型の基板領域19との間は同事電型となるため、両者の間では電気的な分離が選及されない。このようなSOS/C-MOSKにかいて、N-MOSFETのソース領域に観波を位置である。サート電板16,16'に入力電圧を加えてドレイン領域18,18'の共通電極から出力を取出すととによりインバーター動作を行

なつた場合、P-MOSFETがON状態でN

- MOSFETがOFF状態であるにもかかわ

らず、N-MOSFETに次のようなリーク電

祝が疣れる。 即ち、 P - M O S F E T のソース

領域 1 7 およびドレイン領域 1 8 から同導電型

Op 型 基板領域 19を経由した電流は該基板

質以19と順パイアスになつているN-M O S

FETのソース鎖坡11に流れてしまう。この

て、第4凶に示すよりにサファイア基板11に

7

電磁 2 4 · 2 4を形成する。引き続き、P-MOSFETの予定領域上に選択的にレジストパターン 2 5 · を形成した後、紋レジストパターン 2 5 · およびゲート電極 2 4 をマスクとして仳散のイオン注入を行ないN-MOSFETにおける n + 型の機いソース領域 2 6 およびドレイン領域 2 7 を形成する (第5 図 (a) 図示)。

このとき、ソースおよびドレイン領域 2 6, 8 7 のゲート 塩板下への侵入による実効チャ ンネル公の減少は防止されるが、両領域 2 6, 2 7 はサファイア系板 2 1 には到達したい。

(!!) 次に、レジストパターン25 1 を除去した 後、新たにN-MOSFET上を殺うレジス トパターン25 6 を形成する。鋭いて眩レジストパターン25 6 を形成する。鋭いて眩レジストパターン25 6 およびゲート電極2 4 を マスクとしてポロンをイオン往入し、P-MOSFETにおけるp <sup>+</sup> 型の投いソース領 切2 5 およびドレイン領域2 7 を形成する (阿図(b) 図示)。 リーク電流によりインパーター機能は著しく劣化する。

以上述べたように、C-MOSには相称とれたいたように、C-MOSには相称とれたいた。 第11世界の問題がある。 第2は動作法とに MOSには MOSには MOSの問題である。 そこに MOSの問題で では BOのでは BOの

(1) まず、サファイア素板 2 1 上に周囲をフィールド酸化膜 2 2 で絶縁された p 一型シリコン 増からなる B 状の 素子領域を形成し、 酸素子領域の表面を熱酸化してゲート酸化膜となる S i O : 膜 2 3 を形成した後、 N - M O S F E T のチャンネル領域予定部上に多結品シリコンからなるケート

8

- (ji) 次に、フォトレジスト膜25 を除去した 後、P-MOSFET領収むよびN-MOS FETのゲート催催24 近傍を綴うレジスト パターン25 を形成する。税いて、該レジストパターン25 をマスクとして隣の高機 近イオン注入を行たい、N-MOSFETに おけるソース領域26 かよびドレイン領域 37のチャンネル領域とは反対側のの深いコサー ファイア癌板21に達する拡散深度の深いコサー 型コンタクト領域28,29を形成する(同 図C図示)。

## 特閒昭57-102067 (4)

の深いp ++ 型コンタクト領域 2 8′, 2 9′を 形成する (同図(d)図示) a

(V) 次に、レジストバターン25.を除去し、 全面にS10.からなる層間絶散膜30 を限ませ根 した後、フォトエンチングによりNーMOSFETのコンタクト 領域38,28,29上にコンタクトのコンタクト がは38,28,29上にコンタクトのコンタクトの なった。そのコンタクトのよった カールを開口する。そのコンタクトのよ 29,29上には共通のコンタクトの 第ロナる。続いて、アルシーの 第ロナる。が、アルシーの 第ロナる。が、アルシーの 第ロナる。が、アルシーの がパターンニングを行ない、NーMOSFE で、フィース電値31、並びに両者共通の のソース電値31、並びに両者共通の ンとの のソース電値31、並びに両者共通の のソース電値31、 がに同る(6) 図示)。

上述の製造方法により製造されたSOS/C
-MOSでは、N-MOSFETおよびPMOSFETともKチャンネル領域近傍では拡散染暖の投いソース領域26,36',27,
21'が形成されているため、実効チャンネル長の減少は有効に防止されている。他方、各ソー

11

ドービング工程を必要とし、そのために不納物 ドーピングに対するレジストマスクを形成する ための光蝕刻工程 (Photo Engraving Process; 以下PEPという)の回数が増加するからであ る。PEPの回数が増大すればそれに伴つてマ スク合わせ鉄差の生じる確率も増大し、累子特 性の劣化を招くことにもなる。この畿点から上 述のSOS/C-MOSの製造方法を被討して みると、通常のC-MOS製造の場合に比較し て、拡散深度の桀い急不純物農匠のコンタクト 領域28,29,28,29を形成するための 工機、即ち工程のおよび工程のだけ余分の工程 が必要とされ、しかも、工程WDおよび工程Wの 両者において、失々レジストパターン25』。 25.を形成するためPEPが必要される。と のことから、上述のSOS/C-MOSの製造 方法が如何に複雑な製造工程を必要とするかが **埋解されよう。因みに、上述の製造方法におい** て、ゲート電便24,24を形成した後、第5 図(e)の状態のSOS/C-MOSを形成するた

さて、とうしてC-MOSにおいて二番相反
する問題とされていた二種類の問題は解決され
ることとなつたが、他方、その製造法の上で新
たな問題を生じている。 解 1 の問題は製造工程
が複雑化することである。 周知のように、 CMOSの製造には他のMOS型半導体装置
の製造には他のMOS型半導体装置
、これは
N-MOSFETおよびP-MOSFETのソ
ース、ドレインを形成するために別々の不細物

12

めれ必要とされるPEPの回数は、不純物ドービングに対するマスクであるレジストバターン25. ~25. を形成するための4回のPEPと、コンタクトホールの形成のための選択エッチングおよびAを電磁31.31.32のパターンニングのための選択エッチングに失々付値する2回のPEPとを合せて計6回のPEPが必要である。

## 特開昭57-102067(5)

類3の問題は高機度イオン注入時における話 板の温度上昇により、マスクであるレジストバターン 25。または 25. が形崩れを起こし、 その結果、不純物ドービングの程度が燃くなつ て装置の信頼性が低下する異れも生じることで ある。

本発明は以上述べた事情に鑑みてなってれたもものであり、N-MOSFETおよびP-MOSFETのソース領域およびドレインと領域ネル領域をでは投ぐ、またチャン・がのがした。サールののではないではないではないでは、ではないがある。であるものである。

即ち、本発明は、P チャンネルトランジスタ 用およびロチャンネルトランジスタ用の活性領 域を備えた半導体基体に業子分離を施す工程と

15

本発明における p チャンネルトランシスタ用 および n チャンネルトランジスタ用の活性領域 を 倫 f を 体 を 体 と して は、 S i , G e , G a A s 等 の 半 導 体 物 質 か ら た る 一 導 電 型 の 半 導 体 を 版 に 逆 導 な 型 の ウ エル 領域 を 形成 し た 些 体 を 崩 い る こ と が で き る 。 と の 半 導 体 を 所 能 管 域 の 境 外 部 分 を 選 択 散 化 し て フィール ド 散 化 を 形成 す る 方 法 を 用いる こ と が で き る 。 ま た 前

両活性領域のチャンネル領域予定部上にゲート 馳縁膜を介してゲート電極を形成する工程と、 一方の活性領域を使りレジストパターンを形成 した後、波レジストパターンおよび他方の活性 飯根上のゲート電値をマスクとして不納物ドー ピングを交互に行なりことにより、ロチャンネ ルトランジスタおよび P チャンオルトランジス タの後いソースおよびドレイン領域を形成する 工程と、全面に層間絶縁膜を形成する工程と、 n チャンネルトランジスタにおけるソース領域 およびドレイン領域のチャンネル領域とは反対 側の部分上の層間絶縁膜に選択的にコンタクト ホールを開孔した役、この層間絶縁膜をマスク としてn型不純物の高腱腱ドーピングを行たつ てコンタクトホール下に拡散線能の架いコンタ クト領域を形成する工程と、pチャンネルトラ ンジスタに与けるソース鎖坡およびドレイン鎖 娘のテヤンネル領域とは反対側の部分上に選択 エッチングによりコンタクトホールを開孔した 後、少なくともnチャンネルトランジスタ部分

16

本発明における層間絶縁腱としては、半導体の酸化與または選化膜とPSG(解添加SiO。ガラス膜)またはBPSG(ポロン、解添加SiO。カラス膜)との機層体を用いることが遅ましい。これはPSG、BPSGが低温で成失可能であり、菓子領域に影響を与えることなく不純物ドービングのマスクとして充分な膜厚を

特開唱57-102067 (6)

やるととができるからである。しかし、これ以外にも不純物ドーピングに対するマスクとして 使用し得るものであれば他の複雑の層間絶缺痰 を使用してもよい。

以下第 6 図 (A) ~ (I) を参照して、本発明を S O S / C - M O S の製造に適用した 1 実施例を脱明する。

- (J) まず、サファイア老板 4 1 上に p 一型のエピタキシャルシリコン層を成長させ、酸エピタキシャルシリコン層に選択酸化を施すことにより原題をフィールド酸化族 4 2 で絶縁された場状の p 一型菓子領域 4 3 を形成する(第 6 図 (A) 図示)。

19

- (M) 次に、レジストパターン 4 6 . を用いた選択エッチングによりP-MOSFETにおけるソース領域 4 パおよびドレイン領域 4 8 のチャンネル領域とは反対側の部分上にコンタクトホールを開孔する(同図印図示)。
   続いて、P-MOSFET上のレジストパー

- (回) 次に、P-MOSFET領域上にレジストパターン46,を形成した後、該レジストパターン46,およびゲート電値45をマスクとして砒素を加速電圧60KeV、ドーズ量1×10"/cm"の条件下でイオン注入してN-MOSFETにおけるn+型の改いソース領域47をよびドレイン領域48を形成する(何図の)の。
- (N) 次に、N-MOSFET領域上を使うレジストパターン 4 6 。を形成した後、酸レジストパターン 4 6 。 およびゲートは極 4 5 6 をマスクとしてポロンを加速 単圧 3 0 K e V 、ドーズ量 8 × 1 0 '\*/ cm \* の条件でイオン注入し、P-MOSFETにおける p \* 型の投いソース領域 4 7 およびドレイン領域 4 8 6 形成する (同図 0) 図示)。
- (V) 次に、全面に C V D S i O。 旋 4 9 , および B P S G 旋 (ボロン、燐 松加 S i O・ガラス 液)4 9 。 を順次 堆積 し、 これらの 横層体 からなる 層間 熱 酸 緩 4 9 を 形 成 する ( 同図 図 図 示 )。

20

ターン46。部分を除去した後、N-MOSFET上に残健したレジストバターン46。 およびP-MOSFET上の脂間絶鉄膜49をマスクとしてボロンを加速電圧100KeVドーズ量5×10'"/cm"の条件でイオン注入し、コンタクトホール下にp++型の深いコンタクト領域50、51を形成する(同図 ti) 図示)。

このとき、P<sup>++</sup>型のコンタクト領域 5 ° . 5 1'はコンタクトホールに対して自己整合で、 かつサファイア基板 4 1 に到達して形成される。

(M) 次に、N-MOSFET上のレジストバターン 4 5'。を除去する。 この状態で既にコンタクトホールが開孔されているから、続いてアルミニウムの蒸着 およびパターンニングを行ない、N-MOSFETのソース電極 5 2、P-MOSFETのソース電極 5 2を形成してSOS/C-MOSを得る(同図(I)図示)。

特開昭57-102067 (ア)

そこで、次に上記実施例において、グート電低 4 6 , 4 5'を形成した後、A 8 値優 5 2 , 5 2', 5 3 を形成するまでの工程(工程(II)~工程(YII))でPEPが何回必要であるかを検討すると、下記の油り 5 回のPEPが必要である。即ち、

(1) 工程 (II) においてN-MOSFETにおけるn + 型の投いソース領域 4 ? およびドレイン領域 4 8 を形成するに際し、砒素のイオン

23

既述したように、従来の製造方法においては. ゲート 電極形成後に 6 回の P E P が必要とされ ていたから、上配実施例の方法によれば、従来 の製造方法よりも P E P の回数を 1 回少なくす ることができる。

またには、 とのでは、 とのでは、 とのでは、 とのでは、 とのでは、 とのでは、 とのでは、 とのがいいは、 とのがいいが、 とのがいいが、 とのがいいが、 とのが、 との 

- (2) 工程 (IF)において、P-MOSFETにおける P + 世の投いソース領域 4 7 およびドレイン領域を形成するに際し、ポロンのイオン 注入に対するマスクとしてレジストパターン
- (3) 工程 (VI)において、選択エッチングにより N-MOSFET部分にコンタクトホールを 開孔するに際し、エッチングのマスクとして 用いるレジストパターンを形成するためのP EP。
- (4) 工程 (M) において、P-MOSFET部分 にコンタクトホールを開孔するためのエッチ ンクマスクであるレジストパターン(6)を 形成するためのPEP。
- (5) 工程 (MI)において、A 8 電極 5 2 , 5 2'。 5 3 をパターンニングするために選択エッチ ングのマスクとしてレジストパターンを形成 するためのPEP。

24

るととができる。

更に上記実施例によれば、高濃度イオン注入 時の基体温度の上昇によりレジストのマスクパタタ花 が形崩れして業子の相段が低下するといりち、 法における問題も着しく改善される。即ち、、 の高機度イオン注入にはマスクとしてレジスト パターンを使用しないからこの問題が生じ入に 地はなく、またポロンの高機度イオン注入に 地でも第6図例に示すよりにPーMOSFET 上のレジストパターン 460の形別れてよる 影響を最小限に抑えることができる。

なお、上記実施例では工程(WI)におけるボロンの高級度イオン注入に際してP-MOSFET上のレジストパターン 46』を除去して行なったが、これを除去せずに第6図QIに示す状態でイオン注入を行なつた場合にも本発明における王供な効果を得ることができる。

また、SOS/C-MOSではN-MOSF ETおよびP-MOSFETのドレイン領域が

#### 特別昭57-102067 (8)

完全なPN接合を形成していることが必復であるから、これを保証するために、上記実施例において、両トランジスタのドレイン側のコンタクト領域 5 1。5 11の一部が相互に重なるように、繰むよびポロンの高値度イオン注入を行なりのが望ましい。

以上群迷したように、本発明によれば、ハースののように、大きないのののでは、カースのは

27

ベターン、47.47…ソース領域、48.48…ドレイン領域、49…層間絶縁膜、49.
 CVD-S10.膜、49.…BPSG膜、50.50.51.51…コンタクト領域、
 52.52…ソース電極、53…ドレイン電磁。

出版人代理人 弁理士 鈴 江 武 彦


#### 4. 図面の簡単な説明

第1凶および第2凶は n 型シリコン基板 K P 型ウエルを形成した基体を用いたC-MOSの 構造を示す図であり、解1図はソースおよびド レインを選く形成したC-MOSの断面図、第 2 図はソース・ドレインを茂く形成したC-M O S の断面図、第3図をよび第4図はSOS/ C-MOSの構造を示す図であり、第3凶はソ - ス・ドレインを課く形成したSOS/C-M OSの断面図、第4図はソース・ドレインを没 く形成したSOS/C-MOSの断面図、第5 図(a)~(e)はソース・ドレインをチャンネル鎖域 近傍では浅く、チャンネル領域から離間した部 分では深く形成したSOS/C-MOSの從来 の製造工程を示す断面図、第6図(A)~(I)は本発 明をSOS/C-MOSの製造に適用した1実 施例における製造工程を示す断面図である。


4 1 …サファイア基板、 4 2 …フイールド酸 化膜、 4 3 … 素子領域、 4 4 … S 1 O 1 膜、 4 6 , 4 5 … ゲート電極、 4 6 1 ~ 4 6 1 … レジスト

28


第1図




第 2 図




第 3 図





第4図



第 5 図







# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: \_\_\_\_

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.